VLSI Wiki
Contents:
  1. SRAM Design
    1. 1. Definition: What is SRAM Design?
    2. 2. Components and Operating Principles
      1. 2.1 SRAM Cell Architecture
    3. 3. Related Technologies and Comparison
      1. 3.1 SRAM vs. DRAM
      2. 3.2 SRAM vs. Flash Memory
      3. 3.3 SRAM vs. EEPROM
    4. 4. References
    5. 5. One-line Summary

SRAM Design

1. Definition: What is SRAM Design?

SRAM Design(Static Random Access Memory Design)์€ ๋””์ง€ํ„ธ ํšŒ๋กœ ์„ค๊ณ„์—์„œ ์ค‘์š”ํ•œ ์—ญํ• ์„ ํ•˜๋Š” ๋ฉ”๋ชจ๋ฆฌ ๊ธฐ์ˆ ๋กœ, ๊ณ ์† ๋ฐ์ดํ„ฐ ์ ‘๊ทผ๊ณผ ๋‚ฎ์€ ์ง€์—ฐ ์‹œ๊ฐ„์„ ์ œ๊ณตํ•˜๋Š” ํŠน์„ฑ์„ ์ง€๋‹ˆ๊ณ  ์žˆ๋‹ค. SRAM์€ ๋ฐ์ดํ„ฐ๋ฅผ ๋น„ํœ˜๋ฐœ์„ฑ ๋ฉ”๋ชจ๋ฆฌ์™€ ๋น„๊ตํ•˜์—ฌ ๋” ๋น ๋ฅด๊ฒŒ ์ฝ๊ณ  ์“ธ ์ˆ˜ ์žˆ๋Š” ๋Šฅ๋ ฅ ๋•๋ถ„์— ์ž„์‹œ ์ €์žฅ์†Œ๋กœ ๋„๋ฆฌ ์‚ฌ์šฉ๋œ๋‹ค. SRAM์˜ ๊ธฐ๋ณธ ๊ตฌ์กฐ๋Š” ํ”Œ๋ฆฝํ”Œ๋กญ์„ ๊ธฐ๋ฐ˜์œผ๋กœ ํ•˜์—ฌ, ๊ฐ ๋น„ํŠธ์˜ ๋ฐ์ดํ„ฐ๋ฅผ ์•ˆ์ •์ ์œผ๋กœ ์œ ์ง€ํ•  ์ˆ˜ ์žˆ๋„๋ก ์„ค๊ณ„๋˜์—ˆ๋‹ค. ์ด๋Ÿฌํ•œ ๊ตฌ์กฐ๋Š” ์ „์›์ด ๊ณต๊ธ‰๋˜๋Š” ๋™์•ˆ ๋ฐ์ดํ„ฐ๊ฐ€ ์ง€์†์ ์œผ๋กœ ์œ ์ง€๋˜๋ฉฐ, ์ „์›์ด ๊บผ์ง€๋ฉด ๋ฐ์ดํ„ฐ๊ฐ€ ์†Œ๋ฉธํ•˜๋Š” ํŠน์„ฑ์„ ๊ฐ€์ง„๋‹ค.

SRAM์€ ์ฃผ๋กœ ์บ์‹œ ๋ฉ”๋ชจ๋ฆฌ, ๋ ˆ์ง€์Šคํ„ฐ ํŒŒ์ผ, ๊ทธ๋ฆฌ๊ณ  ๋‹ค์–‘ํ•œ VLSI ์‹œ์Šคํ…œ์˜ ์ž„์‹œ ์ €์žฅ์†Œ๋กœ ์‚ฌ์šฉ๋œ๋‹ค. ์ด๋Ÿฌํ•œ ์šฉ๋„๋Š” CPU์™€ ๋ฉ”๋ชจ๋ฆฌ ๊ฐ„์˜ ๋ฐ์ดํ„ฐ ์ „์†ก ์†๋„๋ฅผ ๊ทน๋Œ€ํ™”ํ•˜๋Š” ๋ฐ ๊ธฐ์—ฌํ•˜๋ฉฐ, ์‹œ์Šคํ…œ์˜ ์ „๋ฐ˜์ ์ธ ์„ฑ๋Šฅ ํ–ฅ์ƒ์— ์ค‘์š”ํ•œ ์—ญํ• ์„ ํ•œ๋‹ค. SRAM์€ DRAM(Dynamic Random Access Memory)๊ณผ ๋น„๊ตํ•  ๋•Œ ๋” ๋น ๋ฅธ ์ ‘๊ทผ ์‹œ๊ฐ„์„ ์ œ๊ณตํ•˜์ง€๋งŒ, ๋ฐ€๋„๊ฐ€ ๋‚ฎ๊ณ  ๊ฐ€๊ฒฉ์ด ๋น„์Œˆ์œผ๋กœ ์ธํ•ด ๋Œ€๊ทœ๋ชจ ๋ฐ์ดํ„ฐ ์ €์žฅ์†Œ์—๋Š” ์ ํ•ฉํ•˜์ง€ ์•Š๋‹ค. SRAM ๋””์ž์ธ์€ ์„ค๊ณ„์ž๊ฐ€ ์ „๋ ฅ ์†Œ๋น„, ์†๋„, ๋ฉด์ , ๊ทธ๋ฆฌ๊ณ  ์‹ ๋ขฐ์„ฑ์„ ๊ณ ๋ คํ•˜์—ฌ ์ตœ์ ํ™”ํ•ด์•ผ ํ•˜๋Š” ๋ณต์žกํ•œ ๊ณผ์ •์ด๋‹ค.

SRAM์˜ ์ฃผ์š” ๊ธฐ์ˆ ์  ํŠน์ง•์œผ๋กœ๋Š” ๋†’์€ ์†๋„, ๋‚ฎ์€ ์ „๋ ฅ ์†Œ๋ชจ, ๊ทธ๋ฆฌ๊ณ  ์ƒ๋Œ€์ ์œผ๋กœ ๊ฐ„๋‹จํ•œ ์ธํ„ฐํŽ˜์ด์Šค๋ฅผ ๋“ค ์ˆ˜ ์žˆ๋‹ค. ์ด๋Ÿฌํ•œ ํŠน์„ฑ ๋•๋ถ„์— SRAM์€ ๋ชจ๋ฐ”์ผ ๊ธฐ๊ธฐ, ๋„คํŠธ์›Œํฌ ์žฅ๋น„, ๊ทธ๋ฆฌ๊ณ  ๊ณ ์„ฑ๋Šฅ ์ปดํ“จํŒ… ์‹œ์Šคํ…œ์—์„œ ํ•„์ˆ˜์ ์ธ ์š”์†Œ๋กœ ์ž๋ฆฌ ์žก๊ณ  ์žˆ๋‹ค. ๋˜ํ•œ, SRAM ๋””์ž์ธ์€ ๋‹ค์–‘ํ•œ ๊ธฐ์ˆ ์  ๋„์ „ ๊ณผ์ œ๋ฅผ ์ˆ˜๋ฐ˜ํ•˜๋ฉฐ, ์ด๋Ÿฌํ•œ ๊ณผ์ œ๋ฅผ ํ•ด๊ฒฐํ•˜๊ธฐ ์œ„ํ•œ ํ˜์‹ ์ ์ธ ์ ‘๊ทผ ๋ฐฉ์‹์ด ์ง€์†์ ์œผ๋กœ ์—ฐ๊ตฌ๋˜๊ณ  ์žˆ๋‹ค.

2. Components and Operating Principles

SRAM Design์˜ ์ฃผ์š” ๊ตฌ์„ฑ ์š”์†Œ๋Š” ์…€(cell), ๋น„ํŠธ ๋ผ์ธ(bit line), ์›Œ๋“œ ๋ผ์ธ(word line), ๊ทธ๋ฆฌ๊ณ  ์ „์› ๊ณต๊ธ‰ ์žฅ์น˜๋กœ ๋‚˜๋ˆŒ ์ˆ˜ ์žˆ๋‹ค. ๊ฐ ๊ตฌ์„ฑ ์š”์†Œ๋Š” ํŠน์ • ๊ธฐ๋Šฅ์„ ์ˆ˜ํ–‰ํ•˜๋ฉฐ, ์ด๋“ค์ด ์ƒํ˜ธ์ž‘์šฉํ•˜์—ฌ SRAM์˜ ์ „๋ฐ˜์ ์ธ ๋™์ž‘์„ ๊ฐ€๋Šฅํ•˜๊ฒŒ ํ•œ๋‹ค.

SRAM ์…€์€ ์ผ๋ฐ˜์ ์œผ๋กœ 6๊ฐœ์˜ ํŠธ๋žœ์ง€์Šคํ„ฐ๋กœ ๊ตฌ์„ฑ๋œ ๊ตฌ์กฐ๋ฅผ ๊ฐ€์ง€๋ฉฐ, ์ด ๊ตฌ์กฐ๋Š” ๋‘ ๊ฐœ์˜ ๊ต์ฐจ ์—ฐ๊ฒฐ๋œ ์ธ๋ฒ„ํ„ฐ์™€ ๋‘ ๊ฐœ์˜ NMOS ํŠธ๋žœ์ง€์Šคํ„ฐ, ๊ทธ๋ฆฌ๊ณ  ๋‘ ๊ฐœ์˜ PMOS ํŠธ๋žœ์ง€์Šคํ„ฐ๋กœ ์ด๋ฃจ์–ด์ง„๋‹ค. ์ด ์ธ๋ฒ„ํ„ฐ๋Š” ๋ฐ์ดํ„ฐ๋ฅผ ์ €์žฅํ•˜๋Š” ์—ญํ• ์„ ํ•˜๋ฉฐ, NMOS์™€ PMOS ํŠธ๋žœ์ง€์Šคํ„ฐ๋Š” ๋ฐ์ดํ„ฐ์˜ ์ฝ๊ธฐ ๋ฐ ์“ฐ๊ธฐ ๋™์ž‘์„ ์ œ์–ดํ•œ๋‹ค. ๋ฐ์ดํ„ฐ๊ฐ€ SRAM ์…€์— ์ €์žฅ๋˜๋ฉด, ์ธ๋ฒ„ํ„ฐ์˜ ํ”ผ๋“œ๋ฐฑ ๋ฃจํ”„๋ฅผ ํ†ตํ•ด ๋ฐ์ดํ„ฐ๊ฐ€ ์•ˆ์ •์ ์œผ๋กœ ์œ ์ง€๋œ๋‹ค.

์›Œ๋“œ ๋ผ์ธ์€ ํŠน์ • ์…€์— ์ ‘๊ทผํ•˜๊ธฐ ์œ„ํ•ด ํ™œ์„ฑํ™”๋˜๋ฉฐ, ๋น„ํŠธ ๋ผ์ธ์€ ๋ฐ์ดํ„ฐ ์ฝ๊ธฐ ๋ฐ ์“ฐ๊ธฐ ๋™์ž‘์—์„œ ์‚ฌ์šฉ๋˜๋Š” ๋ฐ์ดํ„ฐ ์ „์†ก ๊ฒฝ๋กœ๋ฅผ ์ œ๊ณตํ•œ๋‹ค. ๋ฐ์ดํ„ฐ๊ฐ€ ์ฝํž ๋•Œ, ํ™œ์„ฑํ™”๋œ ์›Œ๋“œ ๋ผ์ธ์— ์˜ํ•ด ์„ ํƒ๋œ ์…€์˜ ๋ฐ์ดํ„ฐ๊ฐ€ ๋น„ํŠธ ๋ผ์ธ์œผ๋กœ ์ „์†ก๋œ๋‹ค. ๋ฐ˜๋Œ€๋กœ ๋ฐ์ดํ„ฐ ์“ฐ๊ธฐ ๋™์ž‘์—์„œ๋Š” ๋น„ํŠธ ๋ผ์ธ์œผ๋กœ๋ถ€ํ„ฐ์˜ ์‹ ํ˜ธ๊ฐ€ ์„ ํƒ๋œ ์…€์— ์ €์žฅ๋œ๋‹ค.

SRAM์˜ ๋™์ž‘ ์›๋ฆฌ๋Š” ํฌ๊ฒŒ ๋‘ ๊ฐ€์ง€ ๋‹จ๊ณ„๋กœ ๋‚˜๋ˆŒ ์ˆ˜ ์žˆ๋‹ค: ๋ฐ์ดํ„ฐ ์ €์žฅ ๋ฐ ๋ฐ์ดํ„ฐ ์ ‘๊ทผ. ๋ฐ์ดํ„ฐ ์ €์žฅ์€ ๋น„ํŠธ ๋ผ์ธ์„ ํ†ตํ•ด ์ž…๋ ฅ๋œ ์‹ ํ˜ธ๊ฐ€ ์„ ํƒ๋œ ์…€์— ๊ธฐ๋ก๋˜๋Š” ๊ณผ์ •์œผ๋กœ, ์ด ๊ณผ์ •์—์„œ ์›Œ๋“œ ๋ผ์ธ์ด ํ™œ์„ฑํ™”๋œ๋‹ค. ๋ฐ์ดํ„ฐ ์ ‘๊ทผ์€ ์„ ํƒ๋œ ์…€์˜ ๋ฐ์ดํ„ฐ๋ฅผ ์ฝ์–ด ๋น„ํŠธ ๋ผ์ธ์œผ๋กœ ์ „์†กํ•˜๋Š” ๊ณผ์ •์œผ๋กœ, ์ด ๊ณผ์ •์—์„œ๋„ ์›Œ๋“œ ๋ผ์ธ์ด ํ™œ์„ฑํ™”๋œ๋‹ค. ์ด๋Ÿฌํ•œ ๋™์ž‘์€ ํด๋ก ์ฃผ๊ธฐ์™€ ๋ฐ€์ ‘ํ•˜๊ฒŒ ์—ฐ๊ด€๋˜์–ด ์žˆ์œผ๋ฉฐ, ํด๋ก ์ฃผํŒŒ์ˆ˜์— ๋”ฐ๋ผ SRAM์˜ ์„ฑ๋Šฅ์ด ๊ฒฐ์ •๋œ๋‹ค.

2.1 SRAM Cell Architecture

SRAM ์…€์˜ ์•„ํ‚คํ…์ฒ˜๋Š” ๊ธฐ๋ณธ์ ์ธ ์„ค๊ณ„ ์›์น™์„ ๋”ฐ๋ฅด๋ฉฐ, ๋‹ค์–‘ํ•œ ๋ณ€ํ˜•์ด ์กด์žฌํ•œ๋‹ค. ๋Œ€ํ‘œ์ ์ธ ์•„ํ‚คํ…์ฒ˜๋กœ๋Š” 6T SRAM ์…€, 8T SRAM ์…€, ๊ทธ๋ฆฌ๊ณ  10T SRAM ์…€ ๋“ฑ์ด ์žˆ๋‹ค. 6T SRAM ์…€์€ ๊ฐ€์žฅ ์ผ๋ฐ˜์ ์ธ ํ˜•ํƒœ๋กœ, ๋‘ ๊ฐœ์˜ ์ธ๋ฒ„ํ„ฐ์™€ ๋„ค ๊ฐœ์˜ ํŠธ๋žœ์ง€์Šคํ„ฐ๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ๋‹ค. 8T SRAM ์…€์€ ์ฝ๊ธฐ ์„ฑ๋Šฅ์„ ํ–ฅ์ƒ์‹œํ‚ค๊ธฐ ์œ„ํ•ด ์ถ”๊ฐ€์ ์ธ ํŠธ๋žœ์ง€์Šคํ„ฐ๋ฅผ ํฌํ•จํ•˜๊ณ  ์žˆ์œผ๋ฉฐ, 10T SRAM ์…€์€ ๋” ๋†’์€ ์‹ ๋ขฐ์„ฑ์„ ์ œ๊ณตํ•˜์—ฌ ๋…ธ์ด์ฆˆ์— ๊ฐ•ํ•œ ํŠน์„ฑ์„ ์ง€๋‹Œ๋‹ค.

SRAM Design์€ DRAM, Flash Memory, ๊ทธ๋ฆฌ๊ณ  EEPROM๊ณผ ๊ฐ™์€ ๋‹ค๋ฅธ ๋ฉ”๋ชจ๋ฆฌ ๊ธฐ์ˆ ๊ณผ ๋น„๊ต๋  ์ˆ˜ ์žˆ๋‹ค. ๊ฐ ๊ธฐ์ˆ ์€ ํŠน์ • ์šฉ๋„์— ๋”ฐ๋ผ ์žฅ๋‹จ์ ์ด ์žˆ์œผ๋ฉฐ, ์ด๋Ÿฌํ•œ ์ฐจ์ด๋ฅผ ์ดํ•ดํ•˜๋Š” ๊ฒƒ์€ ์ ์ ˆํ•œ ๋ฉ”๋ชจ๋ฆฌ ๊ธฐ์ˆ  ์„ ํƒ์— ํ•„์ˆ˜์ ์ด๋‹ค.

3.1 SRAM vs. DRAM

SRAM๊ณผ DRAM์˜ ๊ฐ€์žฅ ํฐ ์ฐจ์ด๋Š” ๋ฐ์ดํ„ฐ ์ €์žฅ ๋ฐฉ์‹์— ์žˆ๋‹ค. SRAM์€ ์ •์  ๋ฉ”๋ชจ๋ฆฌ๋กœ, ๋ฐ์ดํ„ฐ๋ฅผ ์ €์žฅํ•˜๊ธฐ ์œ„ํ•ด ์ง€์†์ ์ธ ๋ฆฌํ”„๋ ˆ์‹œ๊ฐ€ ํ•„์š”ํ•˜์ง€ ์•Š๋‹ค. ๋ฐ˜๋ฉด, DRAM์€ ๋™์  ๋ฉ”๋ชจ๋ฆฌ๋กœ, ์ผ์ • ์ฃผ๊ธฐ๋กœ ๋ฐ์ดํ„ฐ๋ฅผ ์ƒˆ๋กœ ๊ณ ์ณ์•ผ ํ•œ๋‹ค. ์ด๋กœ ์ธํ•ด SRAM์€ DRAM์— ๋น„ํ•ด ๋” ๋น ๋ฅธ ์ ‘๊ทผ ์‹œ๊ฐ„์„ ์ œ๊ณตํ•˜์ง€๋งŒ, ๊ฐ€๊ฒฉ๊ณผ ๋ฐ€๋„ ๋ฉด์—์„œ๋Š” ๋ถˆ๋ฆฌํ•˜๋‹ค. SRAM์€ ์ฃผ๋กœ ์บ์‹œ ๋ฉ”๋ชจ๋ฆฌ์™€ ๊ฐ™์€ ๊ณ ์† ์‘์šฉ ํ”„๋กœ๊ทธ๋žจ์— ์‚ฌ์šฉ๋˜๋Š” ๋ฐ˜๋ฉด, DRAM์€ ๋Œ€๋Ÿ‰์˜ ๋ฐ์ดํ„ฐ๋ฅผ ์ €์žฅํ•˜๋Š” ๋ฐ ์ ํ•ฉํ•˜๋‹ค.

3.2 SRAM vs. Flash Memory

Flash Memory๋Š” ๋น„ํœ˜๋ฐœ์„ฑ ๋ฉ”๋ชจ๋ฆฌ๋กœ, ์ „์›์ด ๊บผ์ ธ๋„ ๋ฐ์ดํ„ฐ๋ฅผ ์œ ์ง€ํ•  ์ˆ˜ ์žˆ๋‹ค. SRAM์€ ํœ˜๋ฐœ์„ฑ ๋ฉ”๋ชจ๋ฆฌ๋กœ, ์ „์›์ด ๊ณต๊ธ‰๋˜๋Š” ๋™์•ˆ๋งŒ ๋ฐ์ดํ„ฐ๋ฅผ ์œ ์ง€ํ•œ๋‹ค. Flash Memory๋Š” ๋Œ€๋Ÿ‰ ์ €์žฅ์— ์ ํ•ฉํ•˜์ง€๋งŒ, ์ฝ๊ธฐ ๋ฐ ์“ฐ๊ธฐ ์†๋„๊ฐ€ SRAM๋ณด๋‹ค ๋А๋ฆฌ๋‹ค. Flash Memory๋Š” ์ฃผ๋กœ USB ๋“œ๋ผ์ด๋ธŒ์™€ SSD์—์„œ ์‚ฌ์šฉ๋˜๋ฉฐ, SRAM์€ CPU ์บ์‹œ์™€ ๊ฐ™์€ ๊ณ ์† ์‘์šฉ ํ”„๋กœ๊ทธ๋žจ์—์„œ ์‚ฌ์šฉ๋œ๋‹ค.

3.3 SRAM vs. EEPROM

EEPROM(์ „์ž์ ์œผ๋กœ ์ง€์šธ ์ˆ˜ ์žˆ๋Š” ํ”„๋กœ๊ทธ๋žจ ๊ฐ€๋Šฅ ๋ฉ”๋ชจ๋ฆฌ)์€ ๋น„ํœ˜๋ฐœ์„ฑ ๋ฉ”๋ชจ๋ฆฌ๋กœ, ํŠน์ • ๋ฐ์ดํ„ฐ๋ฅผ ์ „๊ธฐ์ ์œผ๋กœ ์ง€์šฐ๊ณ  ๋‹ค์‹œ ์“ธ ์ˆ˜ ์žˆ๋Š” ๊ธฐ๋Šฅ์„ ์ œ๊ณตํ•œ๋‹ค. SRAM์€ ๋ฐ์ดํ„ฐ ์ ‘๊ทผ ์†๋„์™€ ์ „๋ ฅ ์†Œ๋ชจ ๋ฉด์—์„œ EEPROM๋ณด๋‹ค ์šฐ์ˆ˜ํ•˜์ง€๋งŒ, EEPROM์€ ๋ฐ์ดํ„ฐ ์œ ์ง€ ๋Šฅ๋ ฅ์—์„œ ์šฐ์œ„๋ฅผ ์ ํ•˜๊ณ  ์žˆ๋‹ค. EEPROM์€ ์ฃผ๋กœ ์„ค์ • ๋ฐ์ดํ„ฐ์™€ ๊ฐ™์€ ๋น„ํœ˜๋ฐœ์„ฑ ์ •๋ณด๋ฅผ ์ €์žฅํ•˜๋Š” ๋ฐ ์‚ฌ์šฉ๋˜๋ฉฐ, SRAM์€ ๊ณ ์† ์ž„์‹œ ์ €์žฅ์†Œ๋กœ ์‚ฌ์šฉ๋œ๋‹ค.

4. References

  • International Solid-State Circuits Conference (ISSCC)
  • IEEE Transactions on Very Large Scale Integration (VLSI) Systems
  • Semiconductor Industry Association (SIA)
  • Electronic Design Automation (EDA) companies

5. One-line Summary

SRAM Design์€ ๊ณ ์† ๋ฐ์ดํ„ฐ ์ ‘๊ทผ๊ณผ ๋‚ฎ์€ ์ง€์—ฐ ์‹œ๊ฐ„์„ ์ œ๊ณตํ•˜๋Š” ๋””์ง€ํ„ธ ํšŒ๋กœ ์„ค๊ณ„์˜ ํ•ต์‹ฌ ์š”์†Œ๋กœ, ๋‹ค์–‘ํ•œ VLSI ์‹œ์Šคํ…œ์—์„œ ํ•„์ˆ˜์ ์ธ ์ž„์‹œ ์ €์žฅ์†Œ ์—ญํ• ์„ ํ•œ๋‹ค.