BoW 칩렛 인터커넥트: UCIe 밖에서 유기 기판을 노리는 병렬 PHY
BoW는 UCIe의 대체 표어가 아니라, 유기 기판과 짧은 패키지 배선에서 칩렛 비용을 낮추려는 병렬 die-to-die PHY다. 병목은 표준 이름이 아니라 bump, skew, FEC, 테스트 접근성이다.
Read analysis현직 엔지니어의 기술 해설과 산업 데이터 분석
관심 토픽을 고르면 관련 글을 먼저 보여드리고, 저장한 글과 읽던 위치를 이 기기에서 이어갑니다.
읽기 기록은 이 브라우저에만 저장됩니다.
career
Low-Power / Power Architecture 팀은 칩이 배터리·발열 한계 안에서 동작하도록 RTL부터 사인오프까지 전력을 설계합니다. UPF로 power domain을 그리고 MTCMOS·DVFS·retention flop 같은 기법을 칩 전체에 강제하는 일이 본업이고, 모바일 AP·AI 가속기·자동차 SoC에서 배터리 시간과 thermal envelope를 결정합니다. 이 글에서는 한국 반도체 회사 기준으로 이 팀의 진짜 일상, 기술 스택, 1~5년차 성장 곡선, 2026년 연봉 범위, 그리고 어떻게 진입하는지를 현직자
korean
이번 호는 한국 반도체 수출 급증, 중국 JCET의 첨단 패키징, 인도 Semicon 2.0, 그리고 AI 투자 리더십이 칩에서 비용 효율과 하이퍼스케일러로 넓어지는 변화를 함께 봅니다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 7월 1-20일 한국 반도체 수출은 221억달러로 전년 동기 대비 180.6% 늘고 전체 수출의 40.3%를 차지했다. 수요 강세는 공급 능력보다 설계와 생산 원가를 먼저 끌어올리고 있다. TSMC는 2027년 최대 10% 가격 인상 보도가 나왔고, Siemens는 RTL 조립 자동화를 위해 Defacto
pillar
PCIe 8.0은 단순한 두 배 속도 표가 아니다. 256 GT/s는 패키지, 보드, 커넥터, 리타이머, 검증 IP가 동시에 바뀌어야 하는 신호 무결성 문제다.
career
Formal Verification은 시뮬레이션처럼 자극을 흘려보지 않고, RTL의 properties를 수학적으로 증명한다. JasperGold나 VC Formal을 켜놓고 cache coherence, arbiter fairness, X-propagation, security isolation 같은 corner case를 tapeout 전에 잡아내는 팀이다. 이 글은 한국 반도체 회사에서 Formal 팀이 실제로 어떤 위치에 있고, 신입부터 5년차까지 무엇을 배우며, 시장에서 얼마를 받는지 솔직하게 정리한다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 대덕전자는 반도체용 제품 생산 설비에 4,970억원을 추가 투입한다. 2025년 말 자기자본의 55.39%에 해당하며, 투자 종료 시점은 2027년 12월 31일이다. SK그룹 최태원 회장은 내년 AI 칩 수요가 60-100% 늘지만 공급 증가는 제한적일 것으로 봤다. 가격 상승보다 wafer starts와 패키지 기판의
industry-research
지멘스는 Precision Innovations Inc. 인수를 완료한 것이 아니라 2026년 7월 20일 계약을 체결했고, 거래 종결은 통상적 조건을 전제로 2026년 3분기로 예상된다. 대상도 흔히 잘못 부르는 'Precision EDA'라는 별도 법인이 아니라 Precision Innovations Inc.다. 더 중요한 경계는 OpenROAD 자체가 아니다. OpenROAD 코드는 BSD 3-Clause로 공개되고 별도 비영리법인 OpenROAD Initiative가 거버넌스와 상표를 맡는다.