Contents:
- CTS란, Clock Tree Synthesis란
- 2023 첫 일기
- Synthesis, DFT, STA, EC 등 하면서 느낀 것.
- 반도체 설계 결함을 찾는 설계. DFT와 Stuck at fault, Transition Fault ATPG와 Simulation
- SDC란? Standard Design Constraint란, Standard Design Constraint란 VLSI, Verilog, 반도체 설계
8 May 2024
CTS란, Clock Tree Synthesis란
...Read all
6 May 2024
Synthesis, DFT, STA, EC 등 하면서 느낀 것.
...Read all
5 May 2024
반도체 설계 결함을 찾는 설계. DFT와 Stuck at fault, Transition Fault ATPG와 Simulation
...Read all
4 May 2024
SDC란? Standard Design Constraint란, Standard Design Constraint란 VLSI, Verilog, 반도체 설계
...Read all