์์ญ๋ ์ ์ ๋ฐ๋์ฒด๋ โ๊ธฐ๋ฅ ๋์โ๋ง ํ๋ฉด ์ฑ๊ณต์ด์๋๋ฐ,
์์ฆ ๋ฐ๋์ฒด๋ โ์๋๋ ๋นจ๋ผ์ผํ๊ณ , ์์์ผํ๊ณ , ์ ์ ๋ ฅ์ด์ฌ์ผํ๊ณ , ์์จ๋ ์ข์์ผโํฉ๋๋ค.
โ
UPF๋, โ๋ฐ๋์ฒด์ ํจ์จ์ ์ธ ์ ๋ ฅ ์ค๊ณ/๊ฒ์ฆ/๊ตฌํโ์ ์ํด ์ฌ์ฉํ๋ ๋ฐฉ๋ฒ๋ก ํน์ ์ธ์ด๋ผ๊ณ ๋ณด์๋ฉด ๋ฉ๋๋ค. IEEE Standard๋ก, IEEE 1801์ ์์ต๋๋ค.
โ
๋์งํธ ๋ ผ๋ฆฌ ์ค๊ณ๋ ๋ณดํต โHDLโ๋ก ๋ง๋ญ๋๋ค.
์๋์ฒ๋ผ input A, B
output์ Cout, S๋ก ๋๊ณ ~~ ์ด๋ค โ๋ ผ๋ฆฌํ๋กโ๋ฅผ ์ฐ๊ฒฐํ๋ค๊ณ ํํ์ด ๋์ด์์ฃ .
โHDL์ ์ ๋ง ๋ ผ๋ฆฌ ์ค๊ณ๋ฅผ ์ํ ์ธ์ด์์. ์ด๊ฑฐ๋ก๋ ์ ๋ ฅ ์ต์ ํ ํ๋ก๋ฅผ ์ค๊ณ ํ ์ ์์ง๋ง, ์ ํ์ด ๋ง์ต๋๋ค. ์ด๊ธฐ์๋ HDL๋ง์ผ๋ก ์ค๊ณ๋ฅผ ํ์ผ๋๊น์.
โ
๊ทธ๋์ ๋ฐ๋์ฒด ์์ง๋์ด๋ค์ โ์ ๋ ฅ์ ๋ํ ์ค๊ณโ๋ฅผ ์์ฑ ํ ์ ์๋ ๋ฐฉ๋ฒ์ด ํ์ํ์ต๋๋ค.
โ
๋ค์์ ๋ ผ๋ฆฌ์ค๊ณ/๊ฒ์ฆ/๊ตฌํ ์ค์ UPF๊ฐ ์ฌ์ฉ๋๋ ์์น๋ฅผ ๋ณด์ฌ์ฃผ๋ EDA flow์ ๋๋ค. (UPF Flow๋ผ๊ณ ๊ฒ์ํ์๋ฉด ๊ฐ EDA Tool vendor์์ ๋ ์์ธํ ํ๋ฆ์ ๋ณด์ฌ์ค๋๋ค. ์ ๋ ๊ฐ์ฅ ๊ฐ๋จํ ๊ฒ์ ๊ฐ๊ณ ์์ด์.)
(์ฐธ๊ณ ๋ก ์ค๊ณ๋ ๋ ผ๋ฆฌ ํ๋ก ์ค๊ณ๋ฅผ ๋งํ๋๊ฑฐ๊ณ , ๊ตฌํ์ ๋ ผ๋ฆฌํ๋ก๋ฅผ ๋ฌผ๋ฆฌ์ ํ๋ก๋ก ๋ณํํ๋ ํ๋ฆ์ ๋ปํฉ๋๋ค)
โ
UPF Flow
๊ทธ๋์ UPF๊ฐ ์ ๋ ฅ ์ค๊ณ๋ฅผ ํ ์ ์๋๋ฐ, ์ ๋ ฅ ์ค๊ณ๊ฐ ๋ญ๋๋ฉด,
โ
- Power domain์ hierarchy:
Power domain์ ๋ณ๋์ Power/Ground Network์ ๋๋ค.
(1) ์ด๋ค Power๊ฐ ์ด๋ค ๋ถ๋ถ์ ์ ์ดํ ์ง?
(2) ๊ทธ Power๋ ์ด๋ค ๊ฐ์ ๊ฐ๊ณ ์๊ณ , ์ด๋ค ์์ฑ์ ๊ฐ๋์ง?
(3) ๋ง์ฝ์ ๋ด Design์ ๋จผ์ ๊ตฌํํ๊ณ , ์์ ๋์์ธ์์ ๋ด ๋์์ธ์ ์ฌ์ฉํ๋ ๊ฒฝ์ฐ, ์ด ๋์์ธ์ ์ด๋ค ์์ฑ์ ์์ ๋์์ธ์ ์๋ ค์ค์ผํ๋์ง?
โ
- Power Status / Mode :
์์ฆ ์นฉ๋ค์ ๋ชจ๋๊ฐ ๋ค์ํด์. ๊ฒ์ ํ ๋๋ ๊ณ ์ฑ๋ฅ ๋ชจ๋, ๋๊ธฐ์ํ์์ ์ ์ ๋ ฅ๋ชจ๋๋ก ๋ณํ์ด ๋์ฃ .
์ค๊ณ์์ ์ด๋ฐ ๋ชจ๋๋ฅผ ๋ง๋ค์ด๋์๊ธฐ์ ๊ฐ๋ฅํ๊ฑฐ์ฃ .
(1) ์ด๋ค ๋ถ๋ถ์ ๊ฒ์ ํ ๋๋ง ์ ๋ ฅ ๊ณต๊ธ์ด ํ์
(2) ์ด๋ค ๋ถ๋ถ์ ๋๊ธฐ ์ํ์ผ ๋๋ ๋ฎ์ ์ ๋ ฅ ๊ณต๊ธ
โ
- ๋ค์ํ ์ ๋ ฅ ๋๋ฉ์ธ ์ฌ์ฉ
๋ฎ์ ์ ์์ผ๋ก ๋์ํ๋ ๋ก์ง์์, ๋์ ์ ์์ผ๋ก ๋์ํ๋ ๋ก์ง์ผ๋ก ๋ฐ์ดํฐ๋ฅผ ๋ณด๋ผ ๋ voltage swing์ด ๋ค๋ฅด๊ธฐ ๋๋ฌธ์ ์ผ๋ฐ์ ์ผ๋ก ์ ์๋์ํ์ง ์์ต๋๋ค. ๊ทธ๋ ๊ธฐ ๋๋ฌธ์ ์ด๋ฐ ์ ์์ฐจ์ด๊ฐ ๋ฐ์ํ๋๊ฑธ ์ด๋์ ์ผ์ดํด์ค ๊ฒ์ธ์ง ์ ์๊ฐ ํ์ํฉ๋๋ค.
Level shifter ๊ฐ์ ์ถ๊ฐ ๋ก์ง์ด ํ์ํฉ๋๋ค.
- ๊ฒฉ๋ฆฌ ๋ฐ ๋ณด์กด ์ ๋ต:
ํน์ ๋ชจ๋์์ ์์ ์ ๋ ฅ์ ์ฐจ๋จํด๋ฒ๋ฆฌ๋ ๋ชจ๋์ด ์์ ์ ์์ต๋๋ค.
ํ์ง๋ง ๋ง์ง๋ง์ ๋ด๊ณ ์๋ ๋ฐ์ดํฐ๋ ๊ทธ ๋ชจ๋์ ๊ทธ๋๋ก ๊ฐ๊ณ ์์ ๊ฒฝ์ฐ๋ ์๊ฒ ์ฃ ? ์ด๋ฐ ๊ฒ๋ค์ ๋ํ ์ ์๊ฐ ํ์ํฉ๋๋ค.
์ด๋ฐ ๊ฒฝ์ฐ๋ฅผ ์ํด Isolation cell, retention cell๋ค์ด ํ์ํฉ๋๋ค.
- EDA Tool๊ณผ์ ์ธํฐํ์ด์ค:
UPF๋ ๋จ์ํ ์ด๋ก ์ ์ธ ํ๋ ์์ํฌ๊ฐ ์๋๋๋ค. EDA Tool๊ณผ ์๋ฒฝํ๊ฒ ํตํฉ๋์ด SoC Flow ์ ๋ฐ์ ๊ฑธ์ณ ์ ๋ ฅ ์๋๊ฐ ์ผ๊ด๋๊ฒ ์ ๋ฌ๋๋๋ก ๋ณด์ฅํฉ๋๋ค. IEEE Standard๋ผ๋๊ฒ ์ค์ํฉ๋๋ค. ์ ๊ณ ํ์ค์ด์์.
โ
UPF Flow ์งํ ์ ์๋ ๊ณผ์ ์์ ์ฌ์ฉ ๋ ์ ์์ต๋๋ค.
Logic Synthesis : UPF๋ ์ง์ ๋ ์ ๋ ฅ ์๋, ์ ์ ๋ ๋ฒจ ๋ฐ ์ ๋ ฅ ๋ชจ๋๋ฅผ ์ค์ํ๋ฉด์ ์ค๊ณ๋ฅผ ์ต์ ํํ๋๋ก ํฉ์ฑ ๋๊ตฌ๋ฅผ ์๋ดํฉ๋๋ค.
Place & Route: ๋ฐฐ์น ๋ฐ ๊ฒฝ๋ก ์ค์
โ
UPF๋ RTL ์ค๊ณ/๊ฒ์ฆ ๋จ๊ณ๋ถํฐ GDS๋ฅผ ๋ฝ์ ๋๊น์ง ๊ณ์ ์ฌ์ฉ์ด ๋๋๋ฐ์.
๊ฐ์ UPF File๋ก RTL ์ค๊ณ / Logic Synthesis / Place & Route ํ๋ ๋ฐฉ๋ฒ์ด ์๊ตฌ,
RTL๋จ๊ณ์์ UPF๋ฅผ ๋ง๋ค๊ณ ์ค๊ณ/๊ฒ์ฆ,
๊ทธ UPF๋ฅผ Logic Syntheis ๋จ๊ณ์ ์ ๋ ฅ ํ EDA Tool์ ํตํด UPFโ๋ฅผ ์ถ๋ ฅํ๊ณ ์ค๊ณ/๊ตฌํ/๊ฒ์ฆ,
๊ทธ UPFโ๋ฅผ P&R ๋จ๊ณ์ EDA Tool์ ํตํด UPFโโ๋ฅผ ๋ฝ์ ์ค๊ณ/๊ตฌํ/๊ฒ์ฆ
โ
ํ๋ flow๋ ์์ต๋๋ค.
โ
โ
create_power_domain -name PD_CORE -ports {VDD VSS}
์ด๋ฐ์์ผ๋ก Power domain์ ์ ์ธํ๊ณ ~~ ๊ฐ์ข ์ ๋ ฅ ์ค๊ณ๋ฅผ ์ ์ํฉ๋๋ค.
โ
SDC๋๋ ๋น์ทํ ์ ์ด ์ผ๋ถ ์์ต๋๋ค. ์์ธํ command๋ค์ ieee์์ ํ์ธํ์๋ฉด ๋ฉ๋๋ค~~